Структурная схема микроконтроллера.

Структурная схема микроконтроллера приведена на рисунке 5.

Рисунок 2 – Структурная схема микроконтроллера

Арифметико-логическое устройство (АЛУ) представляет собой параллельное 8-разрядное устройство, позволяющее выполнять арифметические, логические операции и операции сдвига над данными, представленными в двоичном коде, а также обрабатывать данные, представленные в двоично-десятичном коде.

Блок программной памяти (БПП) предназначен для записи, хранения и считывания команд, которые поступают в процессор и управляют процессором обработки информации. Блок состоит из ПЗУ (ППЗУ), счетчика команд, дешифратора адреса и дешифратора команд.

Счетчик команд (СК) предназначен для формирования текущего адреса местонахождения команды в программной памяти. Счетчик команд содержит 12 разрядов. Содержимое СК увеличивается после выбора каждого байта команды и может изменяться скачкообразно при выполнении команд условных, безусловных переходов при выполнении команд CALL и при выполнении прерываний. Старший разряд СК изменяется только программно (команды SEL МВО, SEL MB1). Счетчик команд разбит на две части: счетчик младших разрядов (биты 0—7) и счетчик старших разрядов (биты 8—11). При использовании внешней программной памяти биты 0—7 СК поступают через порт Р0 (выводы DB0—DB7), а биты 8—11 —через порт Р2 [выводы Р2(0) — Р2(3)].
Дешифратор и регистр команд предназначены для записи, хранения и декодирования команд, поступающих из программной памяти. С выхода дешифратора снимаются управляющие сигналы, осуществляющие выполнение команд.
Оперативное запоминающее устройство предназначено для хранения данных, получаемых при обработке информации. Ячейки ОЗУ (64—КМ1816ВЕ48 и 128—КР1816ВЕ49) разбиты на два байка регистров общего назначения (РОН) с адресами 00Н—07Н (банк 0) и 18Н—1FH (банк 1). Переключение банков осуществляется программным путем с помощью команд SEL RBO, SEL RB1. Восьмиуровневый 16-разрядный стек с адресами 8— 17, ячейки ОЗУ 20—3F используются только как ОЗУ данных. Поле распределения памяти данных
Для записи и выборки данных нз ОЗУ используются два вида адресации: прямая и косвенная (регистровая). При прямой адресации в коде команды три младших бита определяют адрес РОН (регистры R0—R7 при выборе банка регистров R0, регистры Rtf—RT при выборе байка регистров R1). При косвенной адресации место расположения адреса указывается в команде. Адрес ячейки ОЗУ может храниться либо в аккумуляторе, либо в регистрах R0, R1 или регистрах Rff, Rt', в зависимости от выбранного банка регистров. С помощью косвенной адресации можно адресоваться к любой ячейке ОЗУ. Программист по своему усмотрению может использовать для хранения данных любые неиспользованные ячейки — регистры банков РОН, стек, а также имеет доступ к любой из ячеек ОЗУ посредством косвенной адресации.

Регистр состояния –PSW

Регистр состояния программы (PSW) предназначен для хранения данных о состоянии микро-ЭВМ.

Регистр состояния изображен на рисунке 6.

Рисунок 3 – Регистр состояния

разряды 0-2 — разряды указателя стека (S0-S2);

разряд 3не используется (при чтении всегда 1);

разряд 4 указывает используемый банк рабочих регистров общего назначения;

разряд 5 - флаг пользователя (F0), используется по команде условного перехода;

разряд 6 — разряд дополнительного переноса (АС), используется для десятичной коррекции;

разряд 7 — перенос, указывающий на переполнение аккумулятора после предыдущей операции (CY).