Структурные схемы канонических цифровых автоматов

Для целей анализа и синтеза логический преобразователь цифрового автомата с памятью удобно представлять в виде двух отдельных блоков: блока формирования выходных сигналов и блока управления памятью (рис. 1.2,а). Отметим, что приведенное деление логического преобразователя на два блока является условным и произведено по функциональному признаку. В реальных цифровых автоматах иногда не удается выделить отдельно блок формирования выходных сигналов и блок управления памятью, так как указанные блоки могут иметь общие элементы, что упрощает конструкцию автомата в целом.

Рис. 1.2.

Входные сигналы цифрового автомата в некоторых случаях попадаются только на входы блока управления (рис. 1.2, б). Отличительным свойством таких автоматов является то, что значения выходных сигналов полностью определяются состояниями памяти, а их длительность равна времени нахождения автомата в соответствующем состоянии. В зависимости от факторов, определяющих длительность промежутка времени между двумя соседними (по времени) состояниями, цифровые автоматы подразделяются на синхронные и асинхронные.

Рис.1.3.

В синхронном автомате изменение его состояний определяется специальным сигналом, поступающим от генератора синхронизирующих импульсов (ГСИ). Структурная схема синхронного цифрового автомата представлена на рис.1.3. Характерной особенностью таких автоматов является то, что изменения состояний автомата, а в некоторых случаях и выдача выходных сигналов, происходят в строго фиксированные моменты времени, определяемые частотой следования импульсов генератора.

В асинхронных автоматах моменты переходов из одного состояния в другое заранее не определены. В таких автоматах генератор синхронизирующих импульсов отсутствует. В них переход из одного внутреннего состояния в другое осуществляется непосредственно под воздействием входных сигналов.

Рис.1.4.

Синхронные цифровые автоматы обладают более высокой помехоустойчивостью как к внутренним, так и к внешним помехам. Достоинством асинхронных автоматов является высокое быстродействие, которое определяется только быстродействием элементной базы.

При реализации сложных алгоритмов из состава логического преобразователя в схеме цифрового автомата с памятью (рис.1.4) может быть выделен дешифратор (Д). Этот узел осуществляет предварительный анализ-дешифрацию состояний памяти автомата и выдачу сигналов на блоки управления памятью и формирование выходных сигналов. Использование дешифратора и других общих элементов этих блоков (на рис.1.4 они условно показаны штриховкой) позволяет значительно уменьшить объем оборудования автомата.