Фазовые дрожания компонентных сигналов в трактах SDH, вызываемые асинхронным отображением

Компонентные сигналы в тракты SDH вводятся с использованием процедуры отображения (mapping). Карты, в соответствии с которыми заполняются виртуальные контейнеры, зависят от того синхронным или асинхронным является компонентный поток по отношению к сигналам в мультиплексоре SDH. Асинхронное отображение выполняется с использованием процедуры цифровой коррекции со вставками.

Для выполнения цифровой коррекции со вставками в качестве основного блока аппаратуры используется эластичная память.

Рассчитаем временную зависимость фазовых дрожаний при асинхронном отображении для сигнала Е12. По структуре цикла VC-12 можно рассчитать пропускную способность тракта этого контейнера и параметры карт. Данные приведены в таблице 7

Таблица 7

Общее количество битов в VC-12 - 280, скорость сигнала VC-12 -

2240 кбит/с. Погрешность скорости равна a(ppm) = 41, размер эластичной памяти ES=25.

Заполнение сигнала VC-12 начинается по карте MAP24.

.

Пороговое значение Временного Детектора , тогда количество циклов до момента первой цифровой коррекции из (6.2)

X1 = 2382.

Далее заполнение VC-12 осуществляется по карте MAP23

.

Пороговое значение ВД равно 0, количество циклов до момента второй цифровой коррекции из (6.5)

X2 = 2.

Далее заполнение контейнера опять по карте MAP7.

По результатам расчета построим график цифровой коррекции фазовых дрожаний (рисунок 9)

Рисунок 9 – Временной зависимости фазовых дрожаний Е11 по VC-11.

Контроль качества передачи в сетевых слоях синхронной цифровой иерархии

Процедуры внутреннего контроля

Процедуры внутреннего контроля осуществляются в каждом слое сети SDH. В трактах виртуальных контейнеров, мультиплексных и регенерационных секциях используется избыточный код битового чередуемого паритета BIP-n (BitInterleavedParity-n). Значения битов, составляющих кодовое слово n, рассчитываются для цикла или сверхцикла цифрового сигнала. Биты в кодовом слове процедуры внутреннего контроля BIP-n получаются в результате последовательного суммирования по модулю два всех битов цифрового сигнала с одинаковыми номерами. Расчет BIP-n выполняется по сигналу текущего цикла (сверхцикла), а результат расчета помещается в следующий цикл (сверхцикл).

В мультиплексных секциях сети SDH используется процедура внутреннего контроля BIP-24xN, в регенерационных секциях - BIP-8, в трактах виртуальных контейнеров VC-4-Xc/VC-4/VC-3 также BIP-8, в трактах виртуальных контейнеров VC-2/VC-1 - BIP-2. Для передачи битов BIP используются секционные или трактовые заголовки.