Обобщенная схема модельного эксперимента

ТИПОВЫЕ СХЕМЫ ОПИСАНИЯ ДЛЯ ПОСТРОЕНИЯ МОДЕЛЕЙ ЦИФРОВЫХ УСТРОЙСТВ

УРОВЕНЬ ПРОЕКТИРОВАНИЯ	ТИПОВАЯ СХЕМА ОПИСАНИЯ
1. ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ И КОМПЛЕКСЫ	СИСТЕМА МАССОВОГО ОБСЛУЖИВАНИЯ
2. СЕТИ ПЕРЕДАЧИ ДАННЫХ (ЛВС)	УПРАВЛЯЕМЫЙ ПОТОК ДАННЫХ, СЕТИ ПЕТРИ
3. УСТРОЙСТВО	АЛГОРИТМ МИКРОПРОГРАММЫ
4. УЗЕЛ	КОМПОЗИЦИЯ КОНЕЧНЫХ АВТОМАТОВ, ТАБЛИЦЫ, ГРАФЫ ПЕРЕХОДОВ
5. КОМБИНАЦИОННЫЕ И ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ	ЛОГИЧЕСКИЕ УРАВНЕНИЯ,ХАРАКТЕРИСТИЧЕСКИЕ УРАВНЕНИЯ, ТАБЛИЦЫ ИСТИННОСТИ, ТАБЛИЦЫ ПЕРЕХОДОВ

ФУНКЦИОНАЛЬНО - ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

• СООТВЕТСТВУЕТ УРОВНЯМ № 3-5 (СЛАЙД №22)

• ПРИ ФОРМИРОВАНИИ МОДЕЛЕЙ ДЛЯ ЭТОГО УРОВНЯ ДВА ПОДХОДА:

1. СТРУКТУРНЫЙ – ПРЕДСТАВЛЕНИЕ ОБЪЕКТА В ВИДЕ СТРУКТУРЫ, СОСТОЯЩЕЙ ИЗ БАЗОВЫХ ЭЛЕМЕНТОВ.
2. ФУНКЦИОНАЛЬНЫЙ – МАКРОМОДЕЛИРОВАНИЕ, ОСНОВАННОЕ НА ПРЕДСТАВЛЕНИИ ОБЪЕКТА В ВИДЕ НЕДЕЛИМОГО ЭЛЕМЕНТА. ФУНКЦИОНАЛЬНАЯ МОДЕЛЬ НЕПОСРЕДСТВЕННО ВОСПРОИЗВОДИТ ЗАКОН ФУНКЦИОНИРОВАНИЯ ОБЪЕКТА В ВИДЕ НЕКОТОРОГО АЛГОРИТМА

ОСОБЕННОСТИ ФУНКЦИОНАЛЬНОГО (ПОВЕДЕНЧЕСКОГО) ПОДХОДА

МОДЕЛЬ ПОВЕДЕНЧЕСКОГО УРОВНЯ МОЖЕТ СЛУЖИТЬ В КАЧЕСТВЕ ФОРМАЛЬНОГО ОПИСАНИЯ ЦИФРОВОГО УСТРОЙСТВА ПРИ СОСТАВЛЕНИИ ТЕХНИЧЕСКОГО ЗАДАНИЯ НА ПРОЕКТИРОВАНИЕ НОВОГО ИЛИ МОДЕРНИЗИРУЕМОГО ОБЪЕКТА (ОСНОВНАЯ ИДЕЯ ЯЗЫКА МНОГОУРОВНЕВОГО ОПИСАНИЯ ЦИФРОВОЙ АППАРАТУРЫ – VHDL)

ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ

ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ – СПОСОБ ИСКУССТВЕННОГО, ПРИБЛИЖЕННОГО ВОСПРОИЗВЕДЕНИЯ РАБОТЫ ЛОГИЧЕСКИХ СХЕМ ПРИ ПОМОЩИ ПРОГРАММ, ВЫПОЛНЯЕМЫХ КОМПЬЮТЕРОМ

ВИДЫ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ

1. СИНХРОННОЕ – ВОСПРОИЗВЕДЕНИЕ ТОЛЬКО ЛОГИКИ РАБОТЫ БЕЗ УЧЕТА ВРЕМЕННЫХ СООТНОШЕНИЙ
2. АСИНХРОННОЕ – ВОСПРОИЗВЕДЕНИЕ ЛОГИКИ РАБОТЫ С УЧЕТОМ ВРЕМЕННЫХ СООТНОШЕНИЙ (ЗАДЕРЖЕК ПЕРЕКЛЮЧЕНИЯ)
3. МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ – ИСКУССТВЕННОЕ ВНЕСЕНИЕ В СХЕМУ НЕИСПРАВНОСТЕЙ ИЗ ЗАДАННОГО КЛАССА И АНАЛИЗ РАБОТОСПОСОБНОСТИ (СРАВНЕНИЕ С ИСПРАВНОЙ СХЕМОЙ)

РЕШАЕМЫЕ ЗАДАЧИ

• СИНХРОННОЕ МОДЕЛИРОВАНИЕ – ФУНКЦИОНАЛЬНАЯ ВЕРИФИКАЦИЯ, ПОИСК ГРУБЫХ ОШИБОК ПРОЕКТИРОВАНИЯ

• АСИНХРОННОЕ МОДЕЛИРОВАНИЕ – ВРЕМЕННАЯ ВЕРИФИКАЦИЯ, ДИНАМИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ, КОНТРОЛЬ ПРАВИЛЬНОСТИ ПОДАЧИ ВХОДНЫХ ВОЗДЕЙСТВИЙ НА ЭЛЕМЕНТЫ ХРАНЕНИЯ СИНХРОННЫХ СХЕМ

• МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ – АНАЛИЗ ПОЛНОТЫ КОНТРОЛИРУЮЩИХ ТЕСТОВ ДЛЯ ЗАДАННОГО КЛАССА НЕИСПРАВНОСТЕЙ (ОДИНОЧНЫЕ КОНСТАНТНЫЕ НЕИСПРАВНОСТИ)

СТАТИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ (СВА)

• ЦЕЛЬ – ОПЕРАТИВНАЯ ОЦЕНКА БЫСТРОДЕЙСТВИЯ СХЕМЫ

• СХЕМА ПРЕДСТАВЛЯЕТСЯ В ВИДЕ ОРИЕНТИРОВАННОГО ВЗВЕШЕННОГО ГРАФА

• ВЕРШИНЫ – УЗЛЫ СХЕМЫ (ВХОДЫ И ВЫХОДЫ ЭЛЕМЕНТОВ)

• ДУГИ ОПРЕДЕЛЯЮТСЯ ЛОГИКОЙ РАБОТЫ И ИМЕЮТ ВЕСА, РАВНЫЕ ЗАДЕРЖКАМ РАСПРОСТРАНЕНИЯ СИГНАЛОВ МЕЖДУ УЗЛАМИ (ЗАДЕРЖКИ ПЕРЕКЛЮЧЕНИЯ ЭЛЕМЕНТОВ И ЗАДЕРЖКИ В ЛИНИЯХ СВЯЗИ)

• ЗАДАЧА – ОТЫСКАТЬ КРИТИЧЕСКИЕ ПУТИ – ПУТИ В ГРАФЕ ОТ ВХОДОВ СХЕМЫ ДО ЕЕ ВЫХОДОВ С МАКСИМАЛЬНЫМИ СУММАРНЫМИ ЗАДЕРЖКАМИ, КОТОРЫЕ БУДУТ ОПРЕДЕЛЯТЬ БЫСТРОДЕЙСТВИЕ СХЕМЫ

• ПРОБЛЕМА – ОПРЕДЕЛЕНИЕ ЛОЖНЫХ ПУТЕЙ, КОТОРЫЕ НИКОГДА НЕ АКТИВИРУЮТСЯ ПРИ ВЫПОЛНЕНИИ АЛГОРИТМА РАБОТЫ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (ПЕССИМИСТИЧЕСКАЯ ОЦЕНКА БЫСТРОДЕЙСТВИЯ – ЛОГИКА РАБОТЫ СХЕМЫ НЕ УЧИТЫВАЕТСЯ)

• АЛЬТЕРНАТИВА – ДИНАМИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ – СУЩЕСТВЕННО БОЛЕЕ ТРУДОЕМКАЯ ПРОЦЕДУРА

ПОСТРОЕНИЕ МОДЕЛИ ЦИФРОВОГО УСТРОЙСТВА ДЛЯ СТАТИЧЕСКОГО ВРЕМЕННОГО АНАЛИЗА

В ОРИЕНТИРОВАННОМ ВЗВЕШЕННОМ ГРАФЕ ВЕС ДУГИ ОПРЕДЕЛЯЕТ ЗАДЕРЖКУ ПЕРЕКЛЮЧЕНИЯ СИГНАЛА ВО ВХОДЯЩЕМ УЗЛЕ ОТНОСИТЕЛЬНО ПЕРЕКЛЮЧЕНИЯ В ИСХОДЯЩЕМ УЗЛЕ. ТАК КАК ЗАДЕРЖКИ ПЕРЕКЛЮЧЕНИЯ ЗАВИСЯТ ОТ ХАРАКТЕРА ИЗМЕНЕНИЯ СИГНАЛОВ, ТО КАЖДОЙ ДУГЕ, В ОБЩЕМ СЛУЧАЕ, БУДУТ СООТВЕТСТВАТЬ 4 ЗНАЧЕНИЯ ЗАДЕРЖЕК:

Dij⁺⁺ - ЗАДЕРЖКА ПЕРЕКЛЮЧЕНИЯ (0-1)В j-М УЗЛЕ ПРИ ПЕРЕКЛЮЧЕНИИ (0-1) В i- М УЗЛЕ

Dij^+- - ЗАДЕРЖКА ПЕРЕКЛЮЧЕНИЯ (1-0)В j-М УЗЛЕ ПРИ ПЕРЕКЛЮЧЕНИИ (0-1) В i- М УЗЛЕ

Dij^-+ - ЗАДЕРЖКА ПЕРЕКЛЮЧЕНИЯ (0-1)В j-М УЗЛЕ ПРИ ПЕРЕКЛЮЧЕНИИ (1-0) В i- М УЗЛЕ

Dij^-- - ЗАДЕРЖКА ПЕРЕКЛЮЧЕНИЯ (1-0)В j-М УЗЛЕ ПРИ ПЕРЕКЛЮЧЕНИИ (1-0) В i- М УЗЛЕ

ПРИМЕР ПОСТРОЕНИЯ ГРАФА СХЕМЫ