Структурная схема 8-разрядного однокристального МП

В качестве примера рассмотрим организацию и особенности функционирования МП типа Intel 8080 (отечественный аналог К580ВМ80) – основного элемента микропроцессорного комплекта серии К580. Структурная схема МП представлена на рисунке 3.3.

Рисунок 3.3 – Структурная схема однокристального микропроцессора Intel 8080

МП содержит шесть 8-разрядных регистров общего назначения РОН (B,C,D,E,H и L) с мультиплексором регистров М, восьмиразрядный аккумулятор A, четыре 8-разрядных буферных регистра БР1, БР2, W и Z, а также 5-разрядный регистр признаков РП. В состав МП входят также регистр команд РК, дешифратор команд ДШК, схема управления машинным циклом СУМЦ, схема десятичной коррекции СДК, схема выборки регистров СВР, программный счетчик ПС, указатель стека УС (в качестве стека используется часть ОЗУ), схема инкрементации-декрементации СИД, устройство управления, а также буферные регистры данных и адреса.

Определяющим для описания любого МП является состав его внешних выводов. МП Intel 8080 размещен в корпусе с 48 выводами, но используются только 40 из них. Внешние выводы имеют следующее назначение:

D₀ – D₇ - двунаправленная шина данных;

A₀ – A₁₅ – шина адреса, допускающая подключение памяти объемом 2¹⁶ = 16Кбайт;

СИН (SYNC) – выход синхроимпульса, вырабатываемого МП в начале каждого машинного цикла;

СБР (RESET) – “Сброс”, вход установки микропроцессора в начальное (нулевое состояние);

ЧТ (DBIN) – “Чтение”, выход, сигнал на котором обозначает, что МП принимает информацию с шины данных. Используется для отпирания вентильных схем с целью передачи информации на шину данных из памяти или устройств ввода;

ЗП (WR) – “Запись” – выход, сигнал на котором обозначает, что МП выдает информацию на шину данных. Используется для синхронизации записи информации с шины данных в память или ее передачи в устройства вывода. Сигнал имеет инверсное значение;

ГТ (READY) – “Готовность” – вход сигнала готовности от устройства памяти или ввода. Низкий уровень на этом входе после выработки МП сигнала ЧТ указывает на то, что память или устройство ввода не готовы к передаче информации в МП. Микропроцессор в этом случае входит в состояние “Ожидание”;

ОЖ (WAIT) – “Ожидание” – выход, признак нахождения МП в состоянии ожидания;

ЗХВ (HOLD) – вход, сигнал на котором заставляет МП войти в режим ЗАХВАТ, когда адресная шина и шина данных МП переходят в состояние высокого сопротивления. Это позволяет внешнему устройству получить управление обеими шинами, например, для прямого доступа в память;

ПЗХВ (HLDA) – “ПРИЗНАК ЗХВ”, выход, сигнал на котором информирует о нахождении МП в режиме ЗАХВАТ;

ЗАПР (INT) – вход запросов на прерывание;

РПР (INTE) – выход сигнала, указывающего на разрешение прерывания;

Ф₁, Ф₂ – входы для подачи тактовых сигналов;

+12; +5; -5; КОРПУС – входы для подключения питания.

Функциональные блоки имеют следующее назначение.

1) Матрица РОН и схемы адресации:

а) Матрица регистров представляет собой статическое ОЗУ, состоящее из шести 16-разрядных регистров. Пары регистров B-C; D-E и H-L являются шестью 8-разрядными регистрами сверхоперативной памяти, которые можно использовать как шесть одинарных 8-разрядных регистров или как три пары 16-разрядных регистров. Пара регистров временного хранения W-Z предназначена для внутренних команд и не находится в распоряжении программиста;

б) Программный счетчик (Счетчик команд). 16-разрядный счетчик, предназначен для хранения адреса текущей команды выполняемой программы; после выборки любой команды происходит увеличение хранимого адреса на единицу;

в) Указатель стека. 16-разрядный УС содержит адрес очередного уровня стека в памяти. Содержимое УС уменьшается на единицу при поступлении данных в стек, а при выборки из стека - соответственно увеличивается. УС может использовать любую область памяти ОЗУ, что обеспечивает практически неограниченные возможности вложения подпрограмм;

г) 16-разрядный фиксатор адреса, загружаемый данными любой из трех пар регистров сверхоперативной памяти, обеспечивает прямую адресацию памяти через буферы адреса.

2) АЛУ – служит для выполнения арифметических и логических операций, а также операций циклического сдвига. При реализации операций с АЛУ используется аккумулятор, буферные регистры БР1, БР2 и 4-разрядный регистр признаков (флажков).

3) Регистр команд РК представляет собой 8-разрядный регистр, предназначенный для передачи данных от внутренней шины к ДШК и схемам управления. Выходные сигналы ДШК и сигналы управления от внешних устройств подаются на устройство управления и синхронизации.

4) Устройство управления и синхронизации принимает из ДШК и СУМЦ информацию о поступившей команде (из памяти) и в соответствии с сигналами на управляющих входах ЗАХВ, ЗАПР и ГТ обеспечивает ее выполнение выработкой необходимых управляющих сигналов Yi для всех блоков МП. Устройство управления и синхронизации вырабатывает также сигналы для управления памятью и устройствами ввода-вывода.