Оценка эффективности минимизации переключательных функций

Для проведения оценки эффективности минимизации переключательных функций необходимо посчитать цену схемы до минимизации и цену схемы после минимизации.

 

Эффективность минимизации ОЧС

Вых. схемы	Рассчитанная цена схемы	Эфф. мин. k
До минимизации	После минимизации
P1	с=2*5+4+1=15		с=3+1+1=5
P2	с=1		с=1
P3	с=8*5+4+1=45		с=2*2+2+2+1+1=10	4,5
P4	с=10*5+5+1=56		c=2*2+2+3+1+1=11	5,1

 

Эффективность минимизации ОЧУ

Вых. схемы	Рассчитанная цена схемы	Эфф. мин. k
До минимизации	После минимизации
	c=4*5+4+1+1=26		с=2*3+3+3+1+1=14	1,86
	с=8*5+5+1+1=47		с=4*3+3+4+4+1+1=25	1,88
	с=8*5+5+1+1=47		с=6*3+4+6+6+1+1=36	1,3

 

Синтез ОЧС на основе мультиплексора

Мультиплексор – это логическая схема, имеющая n входов,m управляющих входов и один выход. При этом должно выполняться равенство .На выход мультиплексора может быть пропущен без изменений любой (один) логический сигнал, поступающий на информационные входы. Порядковый номер информационного входа, значение с которого в данный момент должно быть передано на выход, должно быть передано на выход, определяется двоичным кодам на управляющих входах. Для синтеза ОЧС будем использовать мультиплексор “один из восьми” (1 из 8-ми). Входы – это информационные входы мультиплексора. Входы – управляющие входы

Мультиплексор “один из восьми”

Используя таблицу истинности ОЧС, составим таблицу истинности для построения ОЧС на мультиплексорах.

 

				p	П
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x
					x		x		x
					x	x	x

Управление мультиплексором осуществляется тремя переменными: , а вход соответствующих значений функций на информационные входы обеспечивается реализацией этих функций на дополнительных логических элементах.

 

Построенная схема – Схема 4.

 

Логический синтез преобразователя множителя (ПМ)

Преобразователь множителя (ПМ) служит для исключения из множителя диад 11, заменяя их на триады 10 и диад 10, заменяя их на триады 1 0.

Таблица истинности ПМ.

Вх. диада	Мл. бит	Зн.	Вых. диада
Qn	Qn-1	Qn-2	P	S1	S2

 

Минимизируем выходные функции картами Карно

Минимизация функции P

	1

Минимизация функции

Минимизация функции

		1		1

 

Построенная схема – Схема 5.

 

Временные затраты на умножение

Временные затраты на умножение сомножителей определяются в основном затратами на образование частичных произведений, получаемых на выходах ОЧС.

T_у = 7*(Т_сдв + Т_очу + 12*Т_очс + T_ФДК + Т_{пр. мт.}), где

Т_очс - время формирования еденицы переноса в ОЧС

Т_очу - время умножения на одном ОЧУ

Т_сдв - время сдвига частичной суммы

T_ФДК - время формирования доп. кода множимого

Т_{пр. мн}– время преобразования множителя.

 

Литература

1. Савельев А.Я. Прикладная теория цифровых автоматов. М.: Высшая

школа, 1985.

2. Лысиков Б.Г. Арифметические и логические основы цифровыхавтома-

тов. Мн.: Вышейшая школа, 1980.

3. Лысиков Б.Г. Цифровая вычислительная техника. Мн.:, 2003 г.

4. Луцик Ю.А., Лукьянова И.В., Ожигина М.П. – Учебное пособие по

курсу "Арифметические и логические основы вычислительной техники". -Мн.: ротапринт МРТИ,2001 г.

5. Луцик Ю.А., Лукьянова И.В.– Учебное пособие по курсу "Арифметические и логические основы вычислительной техники". -Мн.:ротапринт МРТИ,2004 г.