ЛОИ (70) Логическая операция И

Рисунок 61

Двухвходовая логика. В одном алгоблоке может быть до 20 алгоритмов И. Алгоритм используется для формирования нескольких (до 20) дискретных сигналов, каждый из которых является логическим объединением по И двух дискретных сигналов.

Логическим умножением или конъюнкция двух высказываний A и B называется высказывание A&B, которое истинно только в том случае, когда оба высказывания истины. Представим логическую функцию двух переменных в виде таблицы истинности.

 

A	B	F=A&B

 

МНИ (71) Логическая операция многовходовое И

Рисунок 62

Многовходовая операция И. Количество входных переменных может быть до 99.

ИЛИ (72) Логическая операция ИЛИ

Рисунок 63

Логическим сложением или дизъюнкцией двух высказываний A и B, называется высказывание A+B, которое истинно, когда хотя бы одно из них истинно.

A	B	F=A+B

МИЛ (73) Логическая операция многовходовое ИЛИ

Рисунок 64

ИИЛ (74) Логическая операция исключающее ИЛИ

Рисунок 65

На выходе логическая единица будет только в том случае, когда состояние входных переменных разное. В одном алгоблоке может быть до 20 двухвходовых алгоритмов исключающего ИЛИ.

МАЖ (75) Мажорирование

Рисунок 66

ТРИ (76) Триггер (элемент памяти)

Рисунок 67

Запоминание сигнала в триггере происходит по уровню.

РЕУ (77) Регистр с записью по уровню

Рисунок 68

РЕФ (78) Регистр с записью по фронту

Рисунок 69

ВЫФ (79) Выделение фронта

Рисунок 70

Алгоритм аналогичен одновибратору, только время импульса отдельно не задаётся, а автоматически устанавливается равным времени цикла контроллера.

А10. Дискретное управление

ЭТП (80) Этап

Рисунок 71

Рисунок 72

ТМР (81) Таймер

 

Рисунок 73

Следует заметить, что модификатор в таймере задаёт количество пороговых элементов (нуль-органов), а таймер один. Как только программа с ТМР загрузится в ОЗУ, то алгоритм ТМР начинает работать сразу, т.е. его не надо пускать.

 

СЧТ (82) Счётчик

Рисунок 74

 

ОДВ (83) Одновибратор

 

Рисунок 75

Вначале раздела дана расшифровка сокращений и обозначений. Напоминаю, Сп – команда ПУСК, Ссбр – команда СБРОС, Т – время, определяющее длительность импульса.

МУВ (84) Мультивибратор

 

Рисунок 76

ПЧИ (85) Переключение чисел

Рисунок 77

Алгоритм предназначен для выбора одного из нескольких (до 98) чисел.

Алгоритм представляет собой переключатель на m входов, причем 0≤ m≤ 98 и задается модификатором.

На вход переключателя поступают числовые переменные Ni. Переменная, выбранная переключателем, поступает на выход.

Положением переключателя управляет сигнал на входе N0, причем значение N0 равно номеру входа, подключаемого к выходу. N0 - Число, задающее положение переключателя. Режимы работы алгоритма такие же, как у алгоритма ПЕН.

СЧИ (86) Сравнение чисел

Рисунок 78

Алгоритм применяется в том случае, когда требуется зафиксировать достижение числовой переменной заданного значения.

Алгоритм содержит несколько (до 20) независимых каналов сравнения.

Алгоритм содержит m независимых каналов сравнения, причем 0≤m ≤20 и задается модификатором. При m = 0 алгоритм является "пустым".

Каждый канал сравнивает между собой два числа, поступающих на входы Ni и N0,i, и вырабатывает дискретный сигнал на выходе Di.

Если Ni < N0,i, то Di=0. При Ni ≥ N0,i значение Di=1.

Входы-выходы	Назначение
№	Обозначение	Вид
. 2m-1 2m	N1 N0,1 N2 N0,2 . Nm N0,m	Входы	Вход 1-го канала Уставка 1-го канала Вход 2-го канала Уставка 2-го канала . Вход канала m Уставка канала m
. m	D1 D2 . Dm	Выход	Признак сравнения 1-го канала Признак сравнения 2-го канала . Признак сравнения канала m

 

ВЧИ (87) Выделение чисел

Рисунок 79

Алгоритм выделяет из натурального ряда чисел (номеров) заданную группу следующих подряд чисел. Алгоритм содержит m независимых каналов выделения чисел, причем 0≤m≤20 и задается модификатором. При m = 0 алгоритм является "пустым". Каждый канал сравнивает числовую переменную, поступающую на вход Ni, с двумя пороговыми значениями: нижним Nн,i и верхним Nв,i.

Если Nн,i ≤ Ni ≤ Nв,i, то выходной сигнал Di=1, в противном случае Di=0.

Входы-выходы	Назначение
№	Обозначение	Вид
. . 3m-2 3m-1 3m	N1 Nв,1 Nн,1 N2 Nв,2 Nн,2 . . Nm Nв,m Nн,m	Входы	Вход 1-го канала Верхняя уставка 1-го канала Нижняя уставка 1-го канала Вход 2-го канала Верхняя уставка 2-го канала Нижняя уставка 2-го канала . . Вход m-го канала Верхняя уставка m-го канала Нижняя уставка m-го канала
. . m	D1 D2 . . Dm	Выход	Признак выделения 1-го канала Признак выделения 2-го канала . . Признак выделения m-го канала