Описание принципа работы заданной структурной электрической схемы устройства суммирования двоичных чисел

 

Структурная электрическая схема устройства суммирования двоичных чисел представлена на рисунке 2.1.

 

Рисунок 2.1 – Устройство суммирования двоичных чисел.

Схема электрическая структурная

 

Рассмотрим назначение узлов, входящих в структурную схему устройства.

Четырехразрядный двоичный сумматор с параллельным переносом Y3 предназначен для суммирования четырехразрядных двоичных чисел A и B, представленных разрядами a₃…a₀ и b₃…b₀. На выходе сумматора формируется четырехразрядная сумма S, представленная разрядами s₃…s₀, а также перенос C в пятый разряд.

Счетчик Y1 предназначен для параллельного ввода четырехразрядного слагаемого А в двоичной СС. Значение слагаемого А может меняться в пределах от 0 до F в шестнадцатеричной СС.

Регистр Y2 предназначен для параллельного ввода четырехразрядного слагаемого В в двоичной СС. Значение слагаемого В также может меняться от 0 до F.

Регистр Y4 и триггер Y5 предназначены для параллельного вывода результата суммирования, который представляет собой пятиразрядное кодовое слово.

Работа устройства синхронизируется тактовыми импульсами U_С.

Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 2.2.

 

 

Рисунок 2.2 – Временная диаграмма, поясняющая процесс функционирования устройства суммирования

 

В момент времени t₁ по отрицательному перепаду тактового импульса U_С (рисунок 2.2) начинается ввод слагаемых. К моменту времени t₂ ввод заканчивается и начинается суммирование. К моменту времени t₃ суммирование заканчивается, и по положительному перепаду сигнала синхронизации U_С результат суммирования записывается в регистр Y4 и триггер переноса Y5.

При подаче низкого уровня напряжения на вход  
(рисунок 2.1) устройство сбрасывается в исходное нулевое состояние.

Рассмотрим пример суммирования двоичных чисел, заданных в шестнадцатеричной системе счисления[3]⁾.

Например, А = F₍₁₆₎ и B = 2₍₁₆₎. Переведем заданные числа в двоичную систему счисления и выполним суммирование:

 

				a3	a2	a1	a0
	A	=		1	1	1	1
+
	B	=		0	0	1	0
				b3	b2	b1	b0
	A+B	=	1	0	0	0	1
			C	s3	s2	s1	s0

 

Таким образом, полный результат суммирования А + В = 11₍₁₆₎, так как имеется перенос C в пятый разряд.

 

Задание на проектирование к теме № 2

 

Описать принцип построения и разработать в базисе И-НЕ логическую схему четырехразрядного двоичного сумматора с параллельным переносом. Разработать логическую схему суммирующего четырехразрядного счетчика на JK-триггерах с коэффициентом пересчета K_пер, заданным в таблице 2.1. Разработать принципиальную электрическую схему устройства суммирования по заданной структурной схеме (рисунок 2.1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 2.1.

 

 

Таблица 2.1 – Исходные данные для проектирования устройства суммирования двоичных чисел

 

Номер варианта	Значение числа A (P=16)	Значение числа B (P=16)	Серии микросхем	К пер
2.1	D	7	1594, 5564	15
2.2	C	A	1554, 1564	14
2.3	B	E	1594, 5564	13
2.4	E	F	1554, 1564	12
2.5	B	A	1594, 5564	11
2.6	A	C	1554, 1564	9
2.7	D	B	1594, 5564	13

 

Описать работу принципиальной электрической схемы устройства суммирования в течение одного периода сигнала синхронизации U_C при суммировании заданных в таблице 2.1 чисел A и B.