Описание принципа работы заданной структурной электрической схемы устройства сдвига двоичных чисел

 

Операция сдвига широко используется в современной вычислительной технике для реализации умножения, деления, нормализации двоичных чисел с плавающей точкой и т. д.

Структурная электрическая схема устройства сдвига двоичных чисел представлена на рисунке 3.1.

 

Рисунок 3.1 – Устройство сдвига двоичных чисел.

Схема электрическая структурная

 

Рассмотрим назначение узлов, входящих в структурную электрическую схему устройства.

Комбинационный программируемый сдвигатель Y4 предназначен для логического сдвига влево или вправо без округления четырехразрядного двоичного числа X, представленного разрядами x₀, x₁, x₂, x₃. На выходе сдвигателя формируется 10-разряд­ное слово Y, представленное разрядами y₆, y₅, …, y₀, y_-1, y_-2, y_-3.

Счетчик Y1 предназначен для параллельного ввода четырехразрядного числа X.

Триггер Y2 предназначен для ввода управляющего сигнала D, определяющего направление сдвига (D = 0 означает сдвиг влево, D = 1 – сдвиг вправо).

Регистр Y3 предназначен для параллельного ввода управляющих сигналов S₀ и S₁, определяющих шаг сдвига. Например, если S₁ = 0, S₀ = 1, то выполняется сдвиг на один разряд.

Регистр Y5 предназначен для параллельного вывода результата сдвига, который представляет собой 10-разрядное слово.

Загрузка числа X и управляющих сигналов D, S₀, S₁, а также вывод результата сдвига синхронизируется тактовыми импульсами U_С. Причем ввод осуществляется по отрицательным фронтам тактовых импульсов, а вывод результата сдвига – по положительным.

Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 3.2.

 

 

 

Рисунок 3.2 – Временная диаграмма, поясняющая процесс функционирования устройства сдвига

 

В момент времени t₁ по отрицательному фронту тактового импульса (рисунок 3.2)  начинается ввод числа X в счетчик Y1 и управляющих сигналов в триггер Y2 и регистр Y3 (рисунок 3.1). К моменту времени t₂ ввод заканчивается, и начинается процесс сдвига в сдвигателе Y4.

Этот процесс в худшем случае завершается к моменту времени t₃. Затем по положительному фронту тактового импульса результат сдвига записывается в регистр Y5 и т. д.

При подаче низкого уровня напряжения на вход  (рисунок 3.1) устройство сбрасывается в исходное нулевое состояние.

Рассмотрим пример логического сдвига влево без округления на два разряда для двоичного числа[4]⁾ X=1101₍₂₎:

 

			x3	x2	x1	x0
0	0	0	1	1	0	1	0	0	0	– до сдвига
0	1	1	0	1	0	0	0	0	0	– после сдвига
y6	y5	y4	y3	y2	y1	y0	y–1	y–2	y–3

 

Из примера следует, что сдвигаемые цифры сохранены (сдвиг без округления) и произошло умножение исходного числа на 4.

 

Задание на проектирование к теме № 3

 

Описать принцип построения и разработать логическую схему комбинационного программируемого сдвигателя четырехразрядных двоичных чисел без округления в базисе И-НЕ. Разработать логическую схему суммирующего четырехразрядного счетчика на JK-триггерах с коэффициентом пересчета К_пер, заданным в таблице 3.1. Разработать принципиальную электрическую схему устройства сдвига по заданной структурной схеме (рисунок 3.1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 3.1.

 

Таблица 3.1 – Исходные данные для проектирования устройства логического сдвига двоичных чисел

 

Номер варианта	Значение числа X (P=2)	Направление сдвига	Шаг сдвига	Серии микросхем	К пер
3.1	1110	влево	2	1594, 5564	11
3.2	1010	вправо	2	1554, 1564	9
3.3	1011	вправо	3	1594, 5564	12
3.4	1011	влево	2	1554, 1564	15
3.5	0101	влево	3	1594, 5564	13
3.6	1110	вправо	3	1554, 1564	14
3.7	1101	влево	3	1594, 5564	12

 

Описать работу принципиальной электрической схемы устройства в течение одного периода сигнала синхронизации U_C при сдвиге числа X. Значение числа X, направление и шаг сдвига заданы в таблице 3.1.