Методические указания по разработке разделов проекта к теме № 3

 

Логическую схему комбинационного программируемого сдвигателя (лист 1) разработайте в базисе И-НЕ. Для этого преобразуйте в базис И-НЕ логические функции (3.2) и (3.3). Логическую схему вычертите в формате А3 на основе заданной функциональной схемы (рисунок 3.4, б) и выполните указания раздела 6.

Синтез счетчика с заданным коэффициентом пересчета К_пер выполните по методике, приведенной в приложение А.

Принципиальную электрическую схему устройства сдвига (лист 2) разработайте на выбранных микросхемах на основе заданной структурной схемы (рисунок 3.1) и разработанной логической схемы сдвигателя (лист 1). Принципиальную электрическую схему вычертите в формате А2 и выполните указания раздела 6.

 

 

 

 

 

ТЕМА № 4. УСТРОЙСТВО СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

Описание принципа работы заданной структурной электрической схемы устройства сравнения двоичных чисел

 

Структурная электрическая схема устройства сравнения двоичных чисел представлена на риунке 4.1.

Рисунок 4.1 – Устройство сравнения двоичных чисел. Схема электрическая структурная

 

Рассмотрим назначение узлов, входящих в структурную схему устройства сравнения.

Компаратор Y3 предназначен для сравнения четырехразрядных двоичных чисел А и B, представленных разрядами a₃…a₀ и b₃…b_0. На выходах компаратора формируются сигналы, фиксирующие результат сравнения.

Регистр Y1 предназначен для параллельного ввода четырехразрядного операнда A в двоичной СС, значение которого может менятся в пределах от 0 до F в шестнадцатеричной СС.

Счетчик Y2 предназначен для параллельного ввода операнда B в двоичной СС, значение которого также может менятся от 0 до F.

Регистр Y4 предназначен для фиксации результата сравнения, который представляет собой трехразрядное слово.

Блок индикации Y5 предназначен для индикации результата сравнения с помощью светодиодных индикаторов.

Работа устройства синхронизируется тактовыми импульсами U_с. Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 4.2.

 

 

Рисунок 4.2 – Временная диаграмма, поясняющая процесс функционирования устройства сравнения

 

В момент времени t₁ по отрицательному фронту тактового импульса (рисунок 4.2) начинается ввод операндов А и В в регистр Y1 и счетчик Y2 (рисунок 4.1). К моменту времени t₂ ввод заканчивается, и начинается процесс сравнения в компараторе. Этот процесс в худшем случае завершается к моменту времени t_3. Затем по положительному фронту тактового импульса результат сравнения фиксируется в регистре Y4 и одновременно поступает в блок индикации Y5. Например, при сравнении равных операндов A = B = 1101₍₂₎ на выходе F_{A = B} компаратора Y3 вырабатывается единичный сигнал, а на выходах F_{A < B} и F_{A > B} вырабатываются нулевые сигналы¹⁾.

Задание на проектирование к теме № 4

 

Описать принцип построения и разработать в основном базисе логическую схему четырехразрядного компаратора двоичных чисел. Разработать логическую схему суммирующуего четырехразрядного счетчика с коэффициентом пересчета К_пер, заданным в таблице 4.1. Разработать принципиальную электрическую схему устройства сравнения по заданной структурной схеме (рисунок 4.1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 4.1.

 

Таблица 4.1 – Исходные данные для проектирования устройства сравнения двоичных чисел

 

Номер варианта	Значение операнда А (P = 16)	Значение операнда B (P = 16)	Серии микросхем	Кпер
4.1	B	B	1594, 5564	15
4.2	D	5	1554, 1564	14
4.3	4	C	1594, 5564	13
4.4	A	8	1554, 1564	12
4.5	3	E	1594, 5564	11
4.6	D	7	1554, 1564	9
4.7	A	A	1594, 5564	15

 

Описать работу принципиальной электрической схемы устройства сравнения в течениие одного периода сигнала синхронизации U_с при сравнении заданных в таблице 4.1 операндов A и B.

 

____________________ 1) В пояснительной записке приводить пример сравнения чисел А и В согласно заданному варианту